Et ginn zwou Haaptléisungen:
Eent ass en dedizéierten Treiberchip ze benotzen fir de MOSFET ze fueren, oder d'Benotzung vu schnelle Photocouplers, Transistoren bilden e Circuit fir de MOSFET ze fueren, awer déi éischt Aart vun Approche erfuerdert d'Bereetstellung vun enger onofhängeger Energieversuergung; Déi aner Aart vu Pulstransformator fir de MOSFET ze fueren, an am Puls Drive Circuit, wéi d'Schaltfrequenz vum Drive Circuit verbessert gëtt fir d'Fuerkapazitéit ze erhéijen, sou wäit wéi méiglech, d'Zuel vun de Komponenten ze reduzéieren, ass den dréngende Besoin der ze léisenaktuell Problemer.
Déi éischt Zort vun fueren Schema, Halschent-Bréck verlaangt zwee onofhängeg Muecht Ëmgeréits; voll-Bréck verlaangt dräi onofhängeg Muecht Ëmgeréits, souwuel hallef-Bréck a voll-Bréck, ze vill Komponente, net förderlech fir Käschtenreduktioun.
Déi zweet Aart vu Fuerprogramm, an de Patent ass déi nootste fréier Konscht fir den Erfindungsnumm "eng High-PowerMOSFET fueren Circuit" Patent (Uwendung Zuel 200720309534. 8), de Patent nëmmen eng Offlossquantitéit Resistenz der Gate Quell vun héich-Muecht MOSFET charge fräiginn, fir den Zweck vun auszeschalten erreechen, de falende Rand vun der PWM Signal ass grouss. falende Rand vum PWM Signal ass grouss, wat zu engem luesen Ausschalt vum MOSFET féiert, de Stroumverloscht ass ganz grouss;
Zousätzlech ass de Patentprogramm MOSFET Aarbecht ufälleg fir Stéierungen, an de PWM Kontrollchip muss eng grouss Ausgangskraaft hunn, sou datt d'Chiptemperatur héich ass, wat d'Liewensdauer vum Chip beaflosst. Inhalter vun der Erfindung Den Zweck vun dësem Déngschtmodell ass en High-Power MOSFET Drive Circuit ze bidden, méi stabil an null ze schaffen fir den Zweck vun dëser Utility Model Erfindung technesch Léisung z'erreechen - e High-Power MOSFET Drive Circuit, de Signalausgang vun der PWM Kontroll Chip ass un der Primärschoul Pulsatiounsperiod transformer verbonnen, der éischt Ausgang of de sekundäre Pulstransformator ass un den éischte MOSFET-Paart verbonnen, den zweeten Ausgang vum sekundäre Pulstransformator ass un den éischte MOSFET-Paart verbonnen, den zweeten Ausgang vum sekundäre Pulstransformator ass mam éischte MOSFET-Paart verbonnen. Den éischten Ausgang vum Pulstransformator Secondaire ass mam Paart vum éischte MOSFET verbonnen, den zweeten Ausgang vum Pulstransformator Secondaire ass mat dem Paart vum zweete MOSFET verbonnen, charakteriséiert duerch datt den éischten Ausgang vum Pulstransformator Secondaire och ugeschloss ass zum éischten Entladungstransistor, an den zweeten Ausgang vum Pulstransformator Secondaire ass och mam zweeten Entladungstransistor verbonnen. Déi primär Säit vum Pulstransformator ass och mat engem Energielagerung a Verëffentlechungskrees verbonnen.
D'Energielagerung Verëffentlechungsschaltung enthält e Widderstand, e Kondensator an eng Diode, de Widderstand an de Kondensator sinn parallel ugeschloss, an de genannte parallele Circuit ass a Serie mat der Diode verbonnen. Den Utilitymodell huet e positiven Effekt Den Utilitymodell huet och en éischten Entladungstransistor, deen un den éischten Ausgang vum Transformator Secondaire verbonnen ass, an en zweeten Entladungstransistor, deen un den zweeten Ausgang vum Pulstransistor ugeschloss ass, sou datt wann de Pulstransformator e nidderegen Ausgang gëtt. Niveau kann den éischte MOSFET an den zweeten MOSFET séier entlooss ginn fir d'Ausschaltgeschwindegkeet vum MOSFET ze verbesseren an de MOSFET Verloscht ze reduzéieren. Transformator Primär, dee fir Signalverstärkung benotzt ka ginn. D'Signalausgang vum PWM Kontrollchip an de primäre Pulstransformator si mat engem MOSFET fir Signalverstärkung ugeschloss, wat d'Fähigkeit vum PWM Signal weider verbesseren kann.
De primäre Pulstransformator ass och mat engem Energiespeicher Release Circuit verbonnen, wann de PWM Signal op engem nidderegen Niveau ass, befreit den Energiespeicher Release Circuit déi gespäichert Energie am Pulstransformator wann de PWM op engem héijen Niveau ass, a garantéiert datt de Paart Quelle vum éischte MOSFET an der zweeter MOSFET ass extrem niddereg, wat eng Roll spillt bei der Verhënnerung vun der Interferenz.
An enger spezifescher Ëmsetzung ass e Low-Power MOSFET Q1 fir Signalverstärkung tëscht dem Signalausgangsterminal A vum PWM Kontrollchip an dem Primär vum Pulstransformator Tl verbonnen, den éischten Ausgangsterminal vum Secondaire vum Pulstransformator ass verbonne mat de Paart vum éischte MOSFET Q4 iwwer d'Diode D1 an de Fuerwidderstand Rl, den zweeten Ausgangsterminal vum Secondaire vum Pulstransformator ass mat dem Paart vum zweete MOSFET Q5 iwwer d'Diode D2 an de Fuerwidderstand R2 verbonnen, an de Éischt Ausgangsterminal vum Secondaire vum Pulstransformator ass och mat der éischter Drain Triode Q2 verbonnen, an déi zweet Drain Triode Q3 ass och mat der zweeter Drain Triode Q3 verbonnen. MOSFET Q5, den éischten Ausgangsterminal vum Pulstransformator Secondaire ass och mat engem éischten Drain Transistor Q2 verbonnen, an den zweeten Ausgangsterminal vum Pulstransformator Secondaire ass och mat engem zweeten Drain Transistor Q3 verbonnen.
De Paart vum éischte MOSFET Q4 ass mat engem Drainresistor R3 verbonnen, an de Paart vum zweete MOSFET Q5 ass mat engem Drainresistor R4 verbonnen. de Primär vum Pulstransformator Tl ass och mat engem Energiespeicher- a Verëffentlechungskrees ugeschloss, an den Energielagerungs- a Verëffentlechungskrees enthält e Widderstand R5, e Kondensator Cl, an eng Diode D3, an de Widderstand R5 an de Kondensator Cl sinn ugeschloss an parallel, an déi uewe genannte parallel Circuit ass a Serie mat der Diode D3 ugeschloss. de PWM Signalausgang vum PWM Kontrollchip ass mam Low-Power MOSFET Q2 verbonnen, an de Low-Power MOSFET Q2 ass mam Secondaire vum Pulstransformator verbonnen. gëtt duerch de Low-Power MOSFET Ql verstäerkt an den Output un de Primär vum Pulstransformator Tl. Wann de PWM Signal héich ass, ginn den éischten Ausgangsterminal an den zweeten Ausgangsterminal vum Secondaire vum Pulstransformator Tl héichniveau Signaler aus fir den éischte MOSFET Q4 an den zweeten MOSFET Q5 ze féieren.
Wann de PWM Signal niddereg ass, gëtt den éischten Ausgang an den zweeten Ausgang vum Pulstransformator Tl Secondaire Ausgang Low Level Signaler, den éischten Drain Transistor Q2 an den zweeten Drain Transistor Q3 Leedung, déi éischt MOSFETQ4 Gate Quell Kapazitéit duerch den Drain Resistor R3, den éischten Drain Transistor Q2 fir Entladung, déi zweet MOSFETQ5 Gate Quell Kapazitéit duerch den Drain Resistor R4, den zweeten Drain Transistor Q3 fir Entladung, déi zweet MOSFETQ5 Gate Quell Kapazitéit duerch den Drain Resistor R4, den zweeten Drain Transistor Q3 fir Entladung, déi zweet MOSFETQ5 Gate Quell capacitance duerch d'drain resistor R4, déi zweet drain transistor Q3 fir Offlossquantitéit. Déi zweet MOSFETQ5 Gate Quell Kapazitéit gëtt duerch den Drain Resistor R4 an den zweeten Drain Transistor Q3 entlooss, sou datt den éischte MOSFET Q4 an den zweeten MOSFET Q5 méi séier ausgeschalt ginn an de Stroumverloscht ka reduzéiert ginn.
Wann de PWM Signal niddereg ass, befreit de gespäicherten Energie Release Circuit aus dem Widderstand R5, dem Kondensator Cl an der Diode D3 déi gespäichert Energie am Pulstransformator wann de PWM héich ass, a garantéiert datt d'Gatequell vum éischte MOSFET Q4 an der zweeter MOSFET Q5 ass extrem niddereg, wat den Zweck vun Anti-Interferenz déngt. D'Diode Dl an d'Diode D2 féieren den Ausgangsstroum unidirektional, sou datt d'Qualitéit vun der PWM Welleform assuréiert, a gläichzäiteg spillt se och d'Roll vun der Anti-Interferenz zu engem gewësse Mooss.
Post Zäit: Aug-02-2024
